當(dāng)前位置: 首頁(yè) > 工業(yè)電氣產(chǎn)品 > 端子與連接器 > 線路板連接器 > FFC連接器
發(fā)布日期:2022-04-17 點(diǎn)擊率:30
隨著消費(fèi)電子、物聯(lián)網(wǎng)等領(lǐng)域的不斷發(fā)展,用戶需求也越來(lái)越復(fù)雜和多樣,因此我們?cè)谇度胧较到y(tǒng)設(shè)計(jì)中必須選擇合適的處理器(SoC)系統(tǒng),當(dāng)然我們也需要考慮成本、功耗、性能、I/O資源等方面,但是隨著實(shí)踐案例的增多FPGA越來(lái)越成為嵌入式系統(tǒng)設(shè)計(jì)的主流選擇。
Xilinx作為可編程邏輯器件(FPGA)的行業(yè)領(lǐng)導(dǎo)者提供了豐富的器件和簡(jiǎn)捷的開(kāi)發(fā)工具,下面從以下幾方面向大家介紹:
FPGA/SoC:最早我們都采用的是純FPGA設(shè)計(jì),利用FPGA的資源實(shí)現(xiàn)軟核處理器比如Microblaze、Picoblaze等,現(xiàn)在Xilinx推出了Zynq SoC和Zynq UltraScale+ MPSoC系列,它們集成的是硬核處理器(雙核ARM Cortex-A9 CPU或者Quad-A53+Dual-R5 GPU),這不僅帶來(lái)了性能、功耗、性價(jià)比方面的改進(jìn),同時(shí)也減小的PCB尺寸;
功耗:Xilinx Zynq UltraScale+ MPSoC系列在之前純FPGA器件的基礎(chǔ)上的確進(jìn)行了非常大的改進(jìn),它支持多種電源模式:Full-Power模式;Low-Power模式;Sleep模式,DRAM暫停;Power-Off模式,提供豐富靈活的電源管理方案,在性能和功耗兩者之間靈活的切換;
模擬量處理:早在Virtex系列上就集成了ADC功能,但是這只限于監(jiān)測(cè)器件內(nèi)部的模擬量,比如電壓、溫度等。之后再7系列上集成了兩個(gè)1Msamples/sec@12-bits ADC模塊,支持內(nèi)部和外部模擬量的采集,Zynq UltraScale+ RFSoC則集成了更高性能的ADCs/DACs模塊:4Gsamples/sec@12 bits ADCs / @14 bits DACs,可應(yīng)用于15G、雷達(dá)等領(lǐng)域。
安全方面:我們都知道FPGA的啟動(dòng)文件時(shí)比特流(bitstream)形式,Xilinx Zynq-7000 SoC和Zynq UltraScale+ MPSoC都支持加密的比特流,加載到處理器后進(jìn)行安全解密啟動(dòng)。
開(kāi)發(fā)工具:對(duì)于工程師來(lái)講最重要的還是開(kāi)發(fā)工具,好用的開(kāi)發(fā)工具可以事半功倍。與Xilinx Zynq 7000系列同時(shí)推出的Vivado工具集成了豐富的功能:IP integrator(IPI)是一款圖形化的IP設(shè)計(jì)插件;HLS(High Level Synthesis,高層次綜合)支持工程師使用C/C++語(yǔ)言生成HDL功能代碼。此外SDSoC則是一個(gè)完整的系統(tǒng)、軟件和硬件設(shè)計(jì)工具,支持完全采用C/C++語(yǔ)言實(shí)現(xiàn)嵌入式系統(tǒng)軟硬件功能開(kāi)發(fā),SDAccel則是一款基于OpenCL開(kāi)發(fā)框架的設(shè)計(jì)工具。
由此可見(jiàn)FPGA/SoC供應(yīng)商已經(jīng)花費(fèi)大量的精力來(lái)優(yōu)化器件并且完善開(kāi)發(fā)工具,使它們更易于應(yīng)用到嵌入式系統(tǒng)設(shè)計(jì)中,同時(shí)我們的學(xué)習(xí)過(guò)程也會(huì)比過(guò)去更容易,在不遠(yuǎn)的將來(lái)FPGA/SoC將會(huì)獲得更廣泛的應(yīng)用。
本文來(lái)源:Xilinx Xcell Daily Blog
下一篇: PLC、DCS、FCS三大控
上一篇: 使用ECP5?FPGA解決網(wǎng)